關(guān)于馳芯
招聘職位
模擬 IC 設(shè)計(jì)工程師 需求人數(shù):2 人 工作地點(diǎn):上海/長沙
崗位職責(zé):
1. 設(shè)計(jì)無線通訊芯片中的模擬電路模塊,包括但不限于以下模塊:ADC/DAC,band-gap,數(shù)字/模擬 LDO,DCDC Buck,LPF,VGA,低噪聲高性能 OPA,比較器,Charger,RC-OSC,Crystal OSC
2. 按時(shí)高質(zhì)量完成產(chǎn)品設(shè)計(jì)
3. 與版圖工程師配合完成項(xiàng)目的版圖工作,參與關(guān)鍵電路的版圖工作,對(duì)版圖質(zhì)量負(fù)責(zé)
4. 協(xié)助產(chǎn)品的調(diào)試和測試驗(yàn)證工作,必要時(shí)負(fù)責(zé)產(chǎn)品的調(diào)試和改版工作
5. 負(fù)責(zé)撰寫產(chǎn)品設(shè)計(jì)過程中的相關(guān)技術(shù)文檔
任職要求:
1. 微電子相關(guān)專業(yè),碩士或博士以上學(xué)歷,并有 1 年以上(包括 1 年)芯片設(shè)計(jì)經(jīng)驗(yàn)
2. 有 High-speed ADC 或 SAR ADC 經(jīng)驗(yàn)者優(yōu)先; 具備實(shí)驗(yàn)室測試以及調(diào)試經(jīng)驗(yàn)者優(yōu)先
3. 設(shè)計(jì)過模擬芯片或芯片里的模擬電路模塊,對(duì)模擬電路的性能有深刻的理解; 熟悉 IC 設(shè)計(jì)流程和后端 Layout 設(shè)計(jì)流程;熟練使用 Cadence Spectre 或 Hspice
4. 具有較強(qiáng)的學(xué)習(xí)能力和良好的團(tuán)隊(duì)合作精神
IC 驗(yàn)證實(shí)習(xí)生 需求人數(shù):1 人 工作地點(diǎn):上海
崗位職責(zé):
1. 參與模塊級(jí)別,系統(tǒng)級(jí)別驗(yàn)證工作,包括制定驗(yàn)證計(jì)劃,編寫測試用例,前仿、后仿等
2. 協(xié)助FPGA 測試
3. 協(xié)助芯片bring up 調(diào)試
任職要求:
1. 掌握扎實(shí)的數(shù)字ic基本知識(shí)
2. 掌握verilog、sysverilog語言,熟悉UVM的基本知識(shí)
3. 會(huì)python/perl語言實(shí)現(xiàn)腳本更佳
4. 熟悉amba協(xié)議更佳
5. 有項(xiàng)目經(jīng)驗(yàn)更佳
Copyright?2025 長沙馳芯半導(dǎo)體科技有限公司 All Rights Reserved 工信部備案:湘ICP備2024041868號(hào)-1 網(wǎng)站地圖(百度 / 谷歌)
技術(shù)支持:唐漢科技 統(tǒng)計(jì)代碼放置